Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Module ARCHI 1 : Architecture des 0rdinateurs UN Fiche de TD N° 6 Mémoires & Pr

Module ARCHI 1 : Architecture des 0rdinateurs UN Fiche de TD N° 6 Mémoires & Programmation en Assembleur sous MIASM Schéma Bloc d'une RAM de 210 O=1KOctets=1KBytes Pour écrire un octet dans cette RAM, il faut d'abord la sélectionner la mémoire : CS = 0 Ensuite présenter la donnée aux entrées Di et l'adresse aux entrées Ai Enfin activer le signal d'écriture : R / W = 0 Pour lire un octet de cette RAM, il faut d'abord la sélectionner: CS = 0, ensuite présenter l'adresse aux entrées Ai Enfin activer le signal de lecture: R/W = 1 On récupère la donnée en sortie à travers les Di Si la mémoire n'est pas sollicitée CS=1 permet de déconnecter les lignes de données si elles sont reliées à un BUS de données. Exercice N ° 1: But: augmenter la taille ou capacité de la mémoire RAM. Proposez un schéma d'une mémoire RAM de capacité 4 K Octets à l'aide de blocs mémoires RAM de capacité 1 K Octets, d'un décodeur binaire 2vers 4 et de portes logiques. Exercice N ° 2: But: augmenter la longueur du mot mémoire RAM: Proposez un schéma d'une mémoire RAM de capacité 1 K mots de 32Bits à l'aide de blocs mémoires RAM de capacité 1 K mots de 16 Bits. Exercice N ° 3:But: augmenter la capacité de la RAM et la longueur du mot mémoire Proposez un schéma d'une mémoire RAM de capacité 4 K Mots de 32 Bits à l'aide de blocs mémoires RAM de capacité 1 K Octets, d'un décodeur binaire 2 vers 4 et de portes logiques. CS Chip Select: sélection de boitier active à l'état 0 Bits Bits de données D'Adresse R: Read: lecture R/W=1 ; W: Write: écriture R/W=0 A9 CS A8 D7 A7 D6 A6 D5 A5 D4 A4 D3 A3 D2 A2 D1 A1 D0 A0 R / W Exercice N ° 4: Soit le schéma bloc d'une mémoire RAM suivant: Quelle la longueur du mot de cette RAM? Quel est son espace utilisable ou adressable? Exercice N ° 5: Traduire en Assembleur l'algorithme suivant: Algorithme Produit ; Variables A , B , P : Entiers; Début Lire ( A, B) ; P 0; K 0; Tant_Que A > 0 Faire Début P P + B ; A A – 1; Fin; Afficher ( P ) ; Fin. On suppose que A > = 0. Et B >=0. Exercice N°6 a) Déroulez à la main le programme ci-dessous en déduire ce qu'il fait ? b) Traduire en langage machine l'instruction: RNG A c) Désassembler l'instruction suivante: ORG X ' 100' A RM 1 B RM 1 Debut ENT 1 RNG A ENT 1 RNG B ADM A RNG B SM A RNG A CHM B SM A RNG B STOP 1010010100000000 0000000101101111 0 A9 CS A8 A7 A6 A5 A4 D A3 A2 A1 A0 R / W Solution: Exercice 1: On détermine d'abord le nombre de boitiers ensuite on les interconnecte de façon judicieuse. La capacité est de 4Kilo Octets : 4K0/ 1KO =4 boitiers de RAM 1KO. C= 4K = 22 * 210 = 212 pour adresser chacun des octets il nous faut:12 Bits: A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Entrées du décodeur Vers la RAM 2 vers 4 et les 4 Sorties vont attaquer les entrées CS de chaque RAM quant aux Bits de données puisqu'on n'a pas augmenter leur longueur chaque RAM reçoit 8 Bits de Données . Les entrées R/W sont attaquées par le même signal de lecture- écriture. Espace Signal de Lecture D'adresses Ecriture 111111111111 110000000000 101111111111 100000000000 A11A10 011111111111 010000000000 001111111111 000000000000 A9 CS A8 D7 A7 D6 A6 D5 A5 D4 A4 D3 A3 D2 A2 D1 A1 D0 A0 R / W A9 CS A8 D7 A7 D6 A6 D5 A5 D4 A4 D3 A3 D2 A2 D1 A1 D0 A0 R / W A9 CS A8 D7 A7 D6 A6 D5 A5 D4 A4 D3 A3 D2 A2 D1 A1 D0 A0 R / W A9 CS A8 D7 A7 D6 A6 D5 A5 D4 A4 D3 A3 D2 A2 D1 A1 D0 A0 R / W S3 E1 S2 E0 S1 S0 Solution Exercice 2: On détermine d'abord le nombre de boitiers ensuite on les interconnecte de façon judicieuse. La capacité est de 1Kilo mots de 32 Bits : 1K 32 Bits/ 1K 16 Bits= 2 boitiers de RAM 1K 16 Bits. Pour adresser chacun des mots, il nous faut:10 Bits, les 2 boitiers sont sélectionnés par le même signal et adressés par la même adresse: A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Vers les 2 RAM quant aux Bits de données: Les 16 bits de faible poids dans une RAM et 16 Bits de fort poids dans l'autre RAM . Les entrées R/W sont attaquées par le même signal de lecture- écriture. DB31 DB15 DB30 DB14 AB9 DB29 DB13 DB28 DB12 DB27 DB11 DB26 DB10 DB25 DB9 DB24 DB8 DB23 DB7 DB22 DB6 DB21 DB5 AB0 DB20 DB4 DB19 DB3 DB18 DB2 DB17 DB1 DB16 DB0 Signal de Lecture-Ecriture(bus de commandes) CS D15 D14 A9 D13 A8 D12 A7 D11 A6 D10 A5 D9 A4 D8 A3 D7 A2 D6 A1 D5 A0 D4 D3 D2 D1 D0 R / W CS D15 D14 A9 D13 A8 D12 A7 D11 A6 D10 A5 D9 A4 D8 A3 D7 A2 D6 A1 D5 A0 D4 D3 D2 D1 D0 R / W Solution Exercice 3: On détermine d'abord le nombre de boitiers ensuite on les interconnecte de façon judicieuse. La capacité est de 4Kilo mots de 32 Bits : 4K 32 Bits / 1K 8Bits =16 boitiers de RAM 1KO. C= 4K = 22 * 210 = 212 pour adresser chacun des octets il nous faut:12 Bits: A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 Entrées du décodeur Vers la RAM 2 vers 4 et les 4 Sorties vont attaquer les entrées CS de chaque rangée de 4 RAMs quant aux Bits de données puisqu'on a augmenté leur longueur chaque RAM reçoit 8 Bits de Données . Les entrées R/W sont attaquées par le même signal de lecture- écriture. DB31 DB23 DB15 DB7 DB24 DB16 DB8 DB0 A11 A10 Signal de Lecture-Ecriture CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W S3 S2 DB E0 E1 S1 S0 CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W CS A9 D7 … … A4 D4 … … A0 D0 R/W Solution Exercice 4 La longueur du mot est de 1 Bit; l'espace adressable: [ 0, 28 -1 ] en décimal= (0000000000, 0011111111)2 Solution Exercice 5 0 A9 CS A8 A7 A6 A5 A4 D A3 A2 A1 A0 R / W ORG X ' 100' A RM 1 B RM 1 Debut ENT 1 RNG A ENT 1 RNG B CHI 0 RGM P RGM K CHM A Boucle BCV , 3 Ecrire CHM P ADM B RGM P CHM A SI 1 RGM A BCV,0 Boucle RGM P SOR 2 STOP Solution Exercice 6 On prend A=15 B =13 a) Avant exécution A= 15 & B= 13 ; après exécution A= 13 & B= 15 Conclusion: ce programme permute A et B ( Permutation ou échange des contenus De A et B) b) Traduire en langage machine l'instruction: RNG A B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0 MAD FL/C COP C1 C2 MAD: mode d'adressage ; 00 Direct ; 01: indirect ; 10: immédiat ; 00=? FLC: format de l'instruction: L:Long=1 C: Court:0 COP: code opération Sur 5 Bits C1: désigne le numéro de l'indicateur à tester pour les instructions conditionnelles Il peut contenir 1 débordement ,2 retenue ,3 zéro, 4 négatif C2: désigne le numéro de périphérique pour les instructions d'entrée-sortie 1: clavier ; 2: écran …. B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0 ADR opérande Propre aux instructions au format long: uploads/Litterature/ archi-6.pdf