Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Semestre: 1 Unité d’enseignement: UEF 1.1.1 Matière 1: Conception des systèmes

Semestre: 1 Unité d’enseignement: UEF 1.1.1 Matière 1: Conception des systèmes à microprocesseurs VHS: 67h30 (Cours: 3h00, TD: 1h30) Crédits: 6 Coefficient: 3 Objectifs de l’enseignement: Connaître les principes de fonctionnement et l’architecture d’un système à microprocesseur. Savoir manipuler le jeu d’instructions et les directives d’assemblage d’un microprocesseur. Maîtriser la programmation en langage assembleur et comprendre les mécanismes d'interruption. Concevoir et réaliser des montages à base de microprocesseur et des circuits d’interfaces : systèmes d’acquisition/ transmission de données, pilotage de convertisseurs, etc. Connaissances préalables recommandées: Architecture des systèmes à microprocesseurs Contenu de la matière: Chapitre 1. Notions de base sur les microprocesseurs (1 semaine) Historique. Organisation interne des Microprocesseurs. Organisation des informations (données, instructions, adresses) et bus. Différents types de processeurs (microprocesseur standard, microcontrôleur, DSP, API, etc.). Architectures (Von Neumann, Harvard), CISC, RISC. Chapitre 2. Système à microprocesseur (3 semaines) Organisation. Interfaçage avec le monde extérieur, capteurs, actionneurs, exemples d’application. Mémoires (Différents types, Conception d’un plan mémoire, Décodage d’adresses). Circuits d’entrées-sorties (Différents types et usages). Les interruptions (Causes, Interruptions matérielles, logicielles, Traitement des interruptions). Pile et ses utilisations. Chapitre 3. Etude d’un microprocesseur 16 bits (3 semaines) Architecture interne, brochage. Traitement des instructions. File d'attente. Registre de segment, Pointeur d'instructions IP, Registres généraux, Registres de pointeurs. Gestion de la mémoire. Chapitre 4. Techniques de programmation (4 semaines) Modes d’adressage. Etude du jeu d’instructions. Introduction au traitement programmé (Algorithme, Organigramme, Structure d’un programme). Programmation en langage assembleur. Gestion de la pile. Gestion des interruptions. Chapitre 5. Gestion des circuits d’entrées-sorties (4 semaines) Interfaces : Parallèle, Série, Timer, Contrôleur d’interruptions, … Présentations générales, Architectures, programmation et exemples d’utilisation de ces interfaces dans un système à microprocesseur. Mode d’évaluation: Contrôle continu: 40% ; Examen: 60%. Références bibliographiques : 1. M. Aumiaux, L’emploi des microprocesseurs, Masson, Paris, 1982. 2. M. Aumiaux, Les systèmes à microprocesseurs, Masson, Paris, 1982. 3. Zanella, Architecture et technologie des ordinateurs, Dunod. 4. B. Brey, Intel microprocessors 8086/8088, 80186/80188, 80286, 80386, Prentice Hall, 2009. 5. J.L. Hennessy ; Architecture des ordinateurs : Une approche quantitative, Ediscience. 6. A.S. Tanenbaum, Architecture de l’ordinateur, Dunod. Semestre: 1 Unité d’enseignement: UEF 1.1.1 Matière 2: Electronique numérique avancée : FPGA et VHDL VHS: 45h00 (Cours: 1h30, TD: 1h30) Crédits: 4 Coefficient: 2 Objectifs de l’enseignement : Dans cette matière, les étudiants auront à étudier les différents types de circuits programmables, ainsi que les différentes méthodes de conception en particulier la programmation en utilisant les langages de description matérielle. Connaissances préalables recommandées : Electronique numérique (combinatoire et séquentielle) Contenu de la matière : Chapitre 1. Les Réseaux Logiques Programmables : PLD (1 Semaine) - Introduction - Structure des réseaux logiques combinatoires - Classification des réseaux logiques combinatoires Chapitre 2. Les technologies des éléments programmables (1 Semaine) Chapitre 3. Architecture des FPGA (1 Semaine) - Présentation des CP (Circuits programmables type PLA, CPLD) - Structure des FPGA & ASICs - Architecture générale - Blocs logiques programmables - Terminologies - Blocs de mémoire intégrée - Exemples de constructeurs Altera et Xilinx - Applications Chapitre 4. Programmation VHDL (6 Semaines) - Introduction - Outils de programmation : Altera Quartus II, Modelsim, Xilinx ISE - Structure d’un programme - Structure d’une description VHDL simple - Entité - Les différentes descriptions d’une architecture (de type flot de données, comportemental ou procédural, structurel et architecture de test) - Process - Les structures de contrôle en VHDL - Instructions séquentielles et concurrentes - Les paquetages et les bibliothèques Chapitre 5. Applications : Implémentation de quelques circuits logiques dans les circuits FPGA (6 Semaines) - Multiplexeur - Compteur - Comparateur - Registre à décalage - Filtre simple Mode d’évaluation : Contrôle continu: 40% ; Examen: 60%. Références bibliographiques : 1. Volnei A. Pedroni, “Circuit Design with VHDL”, MIT Press, 2004 2. Jacques Weber , Sébastien Moutault, Maurice Meaudre, “Le langage VHDL : du langage au circuit, du circuit au langage“, Dunod, 2007 3. Christian Tavernier, “Circuits logiques programmables“, Dunod 1992 Semestre: 1 Unité d’enseignement: UEF 1.1.2 Matière 3: Traitement avancé du signal VHS: 45h00 (Cours: 1h30, TD: 1h30) Crédits: 4 Coefficient: 2 Objectifs de l’enseignement : L’étudiant reçoit les notions de base qui lui permettent de comprendre et d’appliquer des méthodes de traitement de signal concernant les signaux aléatoires et les filtres numériques. Connaissances préalables recommandées : Des connaissances sur le traitement numérique des signaux déterministes et les probabilités sont nécessaires pour suivre cette matière. Ces connaissances sont dispensées au niveau de la troisième année licence Electronique. Contenu de la matière : Chapitre 1 : Rappels sur les filtres numériques (RIF et RII) (3 semaines) - Transformée en Z - Structures, fonctions de transfert, stabilité et implémentation des filtres numériques (RIF et RII) - Filtre numérique à minimum de phase - Les méthodes de synthèses des filtres RIF et des filtres RII - Filtres numériques Multicadences Chapitre 2 : Signaux aléatoires et processus stochastiques (4 Semaines) - Rappel sur les processus aléatoires - Stationnarité - Densité spectrale de puissance - Filtre adapté, filtre de Wiener - Périodogramme, corrélogramme, périodogramme moyenné, périodogramme lissé - Notions de processus stochastiques - Stationnarités au sens large et strict et Ergodicité - Exemples de processus stochastiques (processus de Poisson, processus gaussien et processus Markovien) - Statistiques d'ordre supérieur (Moments et cumulants, Polyspectres, processus non gaussiens, traitements non linéaires) - Introduction au filtrage particulaire Chapitre 3: Analyse spectrale paramétrique et filtrage numérique adaptatif (4 semaines) - Méthodes paramétriques - Modèle AR (Lévinson, Yulewalker, Burg, Pisarenko, Music …) - Modèle ARMA - Algorithme du gradient stochastique LMS - Algorithme des moindres carrés récursifs RLS Chapitre 4 : Analyse temps-fréquence et temps-échelle (4 semaines) - Dualité temps-fréquence - Transformée de Fourier à court terme - Ondelettes continues, discrètes et ondelettes dyadiques - Analyse multi-résolution et bases d’ondelettes - Transformée de Wigner-Ville - Analyse Temps-Echelle. Mode d’évaluation : Contrôle continu: 40% ; Examen: 60%. Références bibliographiques : 1. Mori Yvon, “Signaux aléatoires et processus stochastiques“, Lavoisier, 2014. 2. N. Hermann, “Probabilités de l'ingénieur : variables aléatoires et simulations Bouleau“, 2002. 3. M. Kunt, “Traitement Numérique des Signaux“, Dunod, Paris, 1981. 4. J. M Brossier, “Signal et Communications Numériques, Collection Traitement de Signal“, Hermès, Paris, 1997. 5. M. Bellanger, “Traitement numérique du signal : Théorie et pratique“, 8e édition, Dunod, 2006. Semestre: 1 Unité d’enseignement: UEF 1.1.2 Matière 4: Systèmes asservis numériques VHS: 45h00 (Cours: 1h30, TD: 1h30) Crédits: 4 Coefficient: 2 Objectifs de l’enseignement: Introduire les propriétés et les représentations des systèmes dynamiques linéaires à temps discret. Donner les éléments fondamentaux de la commande des systèmes linéaires représentés sous forme de fonction de transfert en Z. Présenter les différentes méthodes de synthèse de correcteurs à temps discrets. Connaissances préalables recommandées: Analyse temporelle et fréquentielle des systèmes asservis continus, Représentations graphique et d’état, Synthèse de correcteur. Contenu de la matière: Chapitre 1 : Etude de l’échantillonnage d’un signal (5 Semaines) Transformée en Z et transformée en Z modifiée : Théorème de Shannon, bloqueurs d’ordre zéro et d’ordre un, propriétés de la transformée en Z, Aperçu sur la transformée en Z modifiée et ses propriétés,… Théorème de la valeur initiale et de la valeur finale d’un système échantillonné Transferts échantillonnés, et équation aux récurrentes : Discrétisation d’un transfert continu, Représentation des systèmes discrets par des équations de récurrences, Propriétés, … Aperçu sur la transformation bilinéaire d’un transfert échantillonné : Relation entre l’asservissement des systèmes continus et l’asservissement des systèmes échantillonnés (étude de la stabilité d’un système échantillonné par le critère de Routh, …). Chapitre 2 : Analyse des systèmes échantillonnés dans l’espace d’état (5 Semaines) Discrétisation de l’équation d’état d’un système continu : Relation entre l’équation d’état d’un système continu et celle d’un système discret. Représentation et résolution de l’équation d’état d’un système discret : Différentes formes de la matrice d’évolution (diagonale, compagne, observateur, contrôleur, observabilité et contrôlabilité). Stabilité et précision d’un système discret : Racines de l’équation caractéristique, modes contrôlables, modes observables à partir de la représentation d’état des systèmes échantillonnés, Réponses d’un système échantillonné, Examen de stabilité par le critère de Jurry, … Notions de gouvernabilité et d'observabilité pour les systèmes SISO et MIMO. Chapitre 3. Synthèse d’un contrôleur (5 Semaines) Placement des pôles par retour d’état et par retour de sortie : synthèse de lois de commande simples Estimateur d’état et de sortie : Cas états du système inaccessibles Autres méthodes de synthèse : contrôleur PID numérique (structure à 1 degré de liberté), contrôleur RST (structure à 2 degrés de liberté). Mode d’évaluation: Contrôle continu: 40% ; Examen: 60%. Références bibliographiques : 1. L. Maret, Régulation Automatique, 1987. 2. Dorf & Bishop, Modern Control Systems, Addison-Wesley, 1995 3. J. L Abatut, Systèmes et Asservissement Linéaires Echantillonnés, Edition Dunod 4. J. Ragot, M. Roesch, Exercices et Problèmes d’Automatique, Edition Masson. 5. J. Mainguenaud, Cours d’automatique Tome3, Edition Masson. 6. T.J. Katsuhiko, Modern Control Engineering, 5th Edition, Prentice Hall. 7. H. Buhler, Réglages Echantillonnés Tome 1, Edition Dunod. 8. M. Rivoire, Cours d'Automatique Tome 2, Edition Chihab. 9. Th. Kailath, Linear Systems, Prentice-Hall, 1980. Semestre: 1 Unité d’enseignement: UEM 1.1 Matière 1: TP Conception des systèmes à microprocesseurs VHS: 22h30 (TP: 1h30) Crédits: uploads/Ingenierie_Lourd/ pgmesysembs-1.pdf