IUT de l'Indre Département Génie Electrique et Informatique Industrielle Module

IUT de l'Indre Département Génie Electrique et Informatique Industrielle Module ENSL1 : Initiation au langage VHDL Cours Eric PERONNIN Chateauroux, le 4 octobre 2012 2 Table des matières 1 Eléments de base du langage VHDL 7 1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2 Identi cateurs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 3 Constantes, variables, signaux et ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 3.1 Les constantes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 3.2 Les ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 3.3 Les signaux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 3.4 Les variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 4 Types de données . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 4.1 Les types énumérés . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 4.1.1 Type BIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 4.1.2 Type BIT_VECTOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 4.1.3 Types STD_LOGIC et STD_LOGIC_VECTOR . . . . . . . . . . . . . . . 9 4.1.4 Type BOOLEAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 4.1.5 Types CHARACTER et STRING . . . . . . . . . . . . . . . . . . . . . . . . 10 4.1.6 Type SEVERITY_LEVEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 4.2 Types numériques non énumérés . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 4.2.1 Types INTEGER et REAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 4.2.2 Types UNSIGNED et SIGNED . . . . . . . . . . . . . . . . . . . . . . . . . 11 4.2.3 Sous-types NATURAL et POSITIVE . . . . . . . . . . . . . . . . . . . . . . 11 4.3 Types dé nis par l'utilisateur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 4.3.1 Types énumérés dé nis par l'utilisateur . . . . . . . . . . . . . . . . . . . . . 11 4.3.2 Types non énumérés dé nis par l'utilisateur . . . . . . . . . . . . . . . . . . . 12 4.3.3 Enregistrement : RECORD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 4.3.4 Types vectoriels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 4.4 Conversions de types : transtypages . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 4.5 Attributs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 4.5.1 Attributs associés aux types . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 4.5.2 Attributs associés à un signal . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 5 Opérateurs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 5.1 Opérateurs d'aectation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 5.1.1 Aectation à un signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 5.1.2 Aectation à une variable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 5.2 Opérateurs logiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 5.3 Opérateurs relationnels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 5.4 Opérateurs arithmétiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 4 5.5 Opérateur de concaténation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2 Structure d'un programme VHDL 19 3 Interfaçage avec l'extérieur : Entité 21 1 Déclaration des entrées et des sorties . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2 Exemples de déclarations d'entités . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.1 Interfaçage d'une fonction ET à 2 uploads/Ingenierie_Lourd/ cours 7 .pdf

Tags
Ingénierie types entree signal signaux process
Documents similaires
  • 33
  • 0
  • 0
Afficher les détails des licences
Licence et utilisation
Gratuit pour un usage personnel Attribution requise
Partager