Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 1 PE

TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 1 PETITPA TP Système numérique Tutorial sur la suite logicielle Xilinx VIVADO ZINQ TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 2 PETITPA Sommaire Architecture de la famille XILINX ZYNQ page N°3 Utilisation de la logique programmable de la carte ZYBO page N°14 Mise en place d’un AXI timer page N°55 Exploitation du BUS EMIO Sur la plateforme ZYNQ page N°87 Mise en œuvre d’une liaison série V24 sur la carte ZYBO page N°95 Création d’un environnement autonome sur SDCARD page N°108 Implantation d’un double cœur page N°121 Une pile IP pour la carte ZYBO page N°148 LINUX sur la carte ZYBO page N°159 La distribution XILLINUX sur la carte ZYBO page N°166 Debugage matériel sur ILA page N°179 L’outil de synthèse de haut niveau (HLS High Level Synthesis) page N°191 TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 3 PETITPA Architecture de la famille XILINX ZYNQ 1) Présentation de la famille de SOC ZYNQ Les systèmes on chip (SOC) ZYNQ de la société xilinx intègre : Un système de traitement PS (processing system) basé sur un processeur double cœur ARM cortex A9 capable d’accueillir un système d’exploitation comme LINUX Un système de programmation logique PL (programmable logic) avec un FPGA de la série XILINX-7 Ils existent différents modèles de ZYNQ dont les caractéristiques sont résumées ci-dessous: TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 4 PETITPA Le bus industriel AXI permet de connecter la partie PS avec la partie PL 2) Description de la partie PS du ZYNQ Tous les systèmes ZYNQ ont la même architecture et ils contiennent tous un processeur double cœur ARM cortex A9. C’est un processeur en dur (hard processor) comparé au processeur logiciel (soft processor). Le ZYNQ permet l’utilisation du soft processor mais dans la partie PL du circuit. L’appellation du soft processor est microblaze comme sur la série de FPGA SPARTAN ou VIRTEX. TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 5 PETITPA Le système de traitement PS n’est pas simplement basé que un cœur de processeur ARM mais c’est un ensemble de ressources de traitement associé formant une APU (Application Processing Unit). L’APU comprend des interfaces vers des périphériques et la mémoire, des périphériques, de la mémoire cache, des systèmes d’interconnexion et des générateurs d’horloge. L’architecture de l’APU est donnée ci- dessous : L’APU est composé de deux cœur de processeur ARM chacun associé à plusieurs unités de traitement ;  Un moteur de traitement multimédia NEON (Media Processing Engine (MPE))  Une unité de traitement à virgule flottante (FPU)  Une unité de management de mémoire (Memory Management Unit (MMU)) essentiel pour faire tourner un OS comme LINUX  De la mémoire cache de niveau 1 et de niveau 2  De la mémoire OCM On Chip Memory TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 6 PETITPA Une unité de contrôle SNOOP (Snoop Control Unit (SCU)) forme une passerelle entre les cœurs ARM et la mémoire cache de niveau 2 et la mémoire OCM. Cette unité permet de s’interconnecter avec la partie PL. l’ARM cortex A9 peut opérer jusqu’à la fréquence 1GHz. Chacun des deux cœurs a de la mémoire cache de niveau 1 de 32KB pour les données et les instructions. Les deux cœurs se partagent de la mémoire cache de niveau 2 de 512KB pour les instructions et les données de la mémoire OCM de 512KB. Le rôle de l’unité MMU est de translater les adresses virtuelles et physiques. 3) Les interfaces externes du système de traitement PS La partie PS du ZYNQ dispose d’une grande variété d’interfaces à la fois entre le PS et le PL mais aussi avec les composants externes. La communication entre le PS et les interfaces des périphériques externes est assurées par un bus d’entrée sorties multiplexés (Multiplexed Input/Output (MIO)) qui peut fournir jusqu’à une connectivité de 54 broches. Comme indiqué dans le tableau ci-dessous, on dispose de 54 broches de MIO pour connecter vers le monde extérieur les périphériques du PS TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 7 PETITPA Certaines connexions peuvent aussi être assurées par le bus EMIO (Extended MIO (EMIO)) qui ne dispose pas d’un chemin direct du PS vers les connections externes (broches du circuit) mais un lien qui passe à travers les ressources d’entrées sorties du PL. L’EMIO peut être utilisé lorsque les 54 broches du MIO ne suffisent plus ou pour interfacer le PS avec des IP blocks implémenté dans la partie PL sans utiliser l’interconnexion plus complexe du bus AXI. Les différents périphériques d’interfaces du PS vers le monde extérieur sont donnés ci-dessous TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 8 PETITPA 4) Description de la partie PL du ZYNQ La partie PL est basé sur un FPGA série 7 du type ARTIX ou KINTEX suivant le modèle de ZYNQ. Le FPGA est constitué :  De CLB (Configurable Logic Blocks) groupement d’éléments logiques  Des matrices de commutation pour interconnecter les CLB entre eux  D’entrée-sorties Input/Output Blocks (IOBs)  Des blocs de RAM  Des blocs de traitement du signal numérique DSP48E1s  D’un bloc XADC TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 9 PETITPA Les transceivers GTX sont des blocs d’interface de communications à haute vitesse et qui sont capables de supporter des interfaces industrielles du type PCI Express, Serial RapidIO, SCSI and SATA La partie PL inclut un autre composant le block XADC qui est double convertisseur analogique numérique de 12 bits qui peut soutenir un taux d’échantillonnage de 1Msps sur le signal d’entrée. Le contrôle du bloc XADC peut être assuré pas le bloc d’interface PS-XADC du PS TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 10 PETITPA 5) Interfaçage entre le PS et le PL Cet interfaçage peut s’effectuer :  Par le bus EMIO  Par le bus AXI AXI est l’abréviation de Advanced eXtensible Interface est la version actuelle l’AXI4 qui est une composante du standard ouvert AMBA 3.0. Beaucoup de systèmes et d’IP blocs sont fournis avec le bus AXI4. Le standard AMBA a été développé dans la passé par la société ARM pour ces microcontrôleurs. Ils existent trois types de format pour le bus AXI4 chacun ayant un protocole de bus différent qui sont résumés ci-dessous :  AXI4 pour s’interconnecter avec la mémoire et fournir des performances de transfert élevées. Une adresse est suivie par un burst de donnée qui peut aller jusqu’à 256 mots  AXI4-Lite qui est une liaison simplifiée seulement une donnée est transférée pour une adresse (aucun burst)  AXI4-Stream pour le transfert de donnée à haute vitesse, supportant le transfert par burst de données non limités. Il n’existe aucun mécanisme d’adresse. Ce type de bus convient très bien pour un transfert de données direct entre une source et une destination. L’interface primaire entre le PS et le PL s’effectue via neuf types d’interfaces AXI, chacune composée de multiples canaux. Le terme S signifie esclave (slave) le terme M maitre (master) Les différentes interfaces utilisables et leurs noms sont résumés dans le tableau ci-dessous : TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 11 PETITPA A noter qu’un IPCORE n’est pas limité qu’à une seule interface AXI4 mais peut disposer de plusieurs interfaces AXI4 6) Le système de développement ZYBO L’outil de développement que l’on utilisera lors des séances de TP est commercialisé par la société DIGILENT. La carte de développement est appelée ZYBO du diminutif ZYNQ BOARD. C’est une carte à faible cout. La petite sœur de la carte ZEDBOARD qui dispose d’un meilleur potentiel. La carte ZYBO est basée sur un SOC du type Z-7010 (XC7Z010-1CLG400C) TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 12 PETITPA Les principales caractéristiques de la carte ZYBO sont :  Un ZYNQ XC7Z010-1CLG400C  512MB x32 DDR3 w/ 1050Mbps bandwidth  Port HDMI entrée et sortie  Port VGA 16-bits par pixel  ETHERNET (1Gbit/100Mbit/10Mbit)  Slot MicroSD (support pour les systèmes de fichier Linux)  OTG USB 2.0 PHY (supports host and device)  Codec audio avec écouteur sorties microphone en jacks  Flash série 128Mb / QSPI interface  Programming JTAG sur la carte et convertisseur USB et UART  GPIO: 6 boutons poussoirs, 4 switches, 5 LEDs  Six connecteurs Pmod Les connecteurs PMOD et leurs brochages sont donnés ci-dessous : Les différents éléments accessibles à l’utilisateur sont résumés dans le tableau page suivante : TP SYSTEME NUMERIQUE EMBARQUE: TUTORIAL XILINX ZYBO VIVADO 09/08/2015 PAGE 13 PETITPA uploads/Geographie/ zynq.pdf