Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Les mémoires La ROM La ROM ou "Read Only Memory" ( mémoire à lecture seule) est

Les mémoires La ROM La ROM ou "Read Only Memory" ( mémoire à lecture seule) est parfois appelée mémoire morte. Il est impossible d'y écrire. Les ROM sont programmées par leurs fabricants pour contenir des informations immuables telles que les fonctions de certains BIOS. Il existe d'autres variantes: - La PROM pour "Programmable ROM" est une ROM qui peut être programmée à l'aide d'un graveur de PROM. Une fois écrite, il est impossible d'en modifier le contenu. Principe de fonctionnement d'une ROM Le principe de fonctionnement d'une ROM est relativement simple. Cette mémoire contient une matrice de diodes. L'adresse du mot à lire agit sur un décodeur qui dans le schéma ci-dessous est représenté symboliquement par un commutateur à quatre positions. Ce schéma représente donc une PROM de 4 octets. Le code en sortie de la mémoire est une combinaison de bits à 1 et à 0. Les niveaux '1' sont fournis au travers de résistances électriques reliées à la tension d'alimentation du circuit. Par endroits, des diodes forcent les bits les bits de la ligne sélectionnée vers une tension qui correspond au niveau logique 0. Le principe de fonctionnement d'une PROM est fort similaire à celui d'une ROM. Dans une PROM vierge, les diodes sont en série avec de petits fusibles. La programmation se fait en brûlant les fusibles pour les positions des bits devant être mis à 1. Cette opération est irréversible. - L'EPROM , "Erasable PROM" est effaçable. On efface ces mémoires en les laissant 10 à 20 minutes sous des rayons ultraviolets. Le composant possède une petite fenêtre qui permet le passage des UV. Une fois effacée, l'EPROM peut être reprogrammée. - L'EEPROM "Electricaly Erasable PROM" est une EPROM qui s'efface par des impulsions électriques. Elle peut donc être effacée sans être retirée de son support. - La FEPROM "Flash EPROM" plus souvent appelée mémoire Flash est un modèle de mémoire effaçable électriquement. Les opérations d 'effacement et d'écriture sont plus rapides qu'avec les anciennes EEPROM. C'est ce qui justifie l'appellation "Flash". Cette mémoire, comme les autres ROM, conserve les données même quand elle n'est plus sous tension. Ce qui en fait le composant mémoire amovible idéal pour les appareils photos numériques, les GSM, les PDA et l'informatique embarquée. La caractéristique essentielle de toutes ces "mémoires mortes" n'est donc pas qu'elles peuvent uniquement être lues mais plutôt qu'elles ne s'effacent pas quand l'alimentation est coupée. La RAM La mémoire vive est généralement appelée RAM pour Random Access Memory ce qui signifie mémoire à accès aléatoire, entendez "accès direct". Elles ont été dénommées mémoires à accès aléatoire pour des raisons historiques. En effet pour les premiers types de mémoire, les cartes perforées ou les bandes magnétiques par exemple, les temps d'accès dépendaient des positions des informations sur ces supports. Avec ces mémoires à accès séquentiel, il fallait faire défiler une kyrielle d'informations avant de trouver celle que l'on cherchait. La RAM du PC contient tous les programmes en cours d'exécution ainsi que leurs données. Les performances de l'ordinateur sont fonction de la quantité de mémoire disponible. Aujourd'hui une capacité de 1 Go ou même 2 Go est nécessaire pour pouvoir faire tourner les logiciels de plus en plus gourmands. Quand la quantité de mémoire ne suffit plus, le système d'exploitation a recours à la mémoire virtuelle, il mobilise une partie du disque pour y entreposer les données qu'il estime devoir utiliser moins souvent. RAM statiques / RAM dynamiques Il y a deux technologies de fabrication des RAM : statiques et dynamiques, elles ont chacune leur domaine d'application La SRAM ou RAM Statique est la plus ancienne. Les bits y sont mémorisés par des bascules électroniques dont la réalisation nécessite six transistors par bit à mémoriser. Les informations y restent mémorisées tant que le composant est sous tension. Les cartes mères utilisent une SRAM construite en technologie CMOS et munie d'une pile pour conserver de manière non volatile les données du setup. Le circuit de cette RAM CMOS est associé au circuit d'horloge qui lui aussi a besoin de la pile pour fonctionner en permanence même quand l'ordinateur est éteint. La SRAM est très rapide et est pour cette raison le type de mémoire qui sert aux mémoires cache. La DRAM pour RAM dynamique est de réalisation beaucoup plus simple que la SRAM. Ce qui permet de faire des composants de plus haute densité et dont le coût est plus faible. Chaque bit d'une DRAM est mémorisé par une charge électrique stockée dans un petit condensateur. Ce dispositif offre l'avantage d'être très peu encombrant mais a l'inconvénient de ne pas pouvoir garder l'information longtemps. Le condensateur se décharge au bout de quelques ms. Aussi pour ne pas perdre le bit d'information qu'il contient, il faut un dispositif qui lit la mémoire et qui la réécrit de suite pour recharger les condensateurs. On appelle ces RAM des RAM dynamiques car cette opération de rafraîchissement doit être répétée régulièrement. Structure interne de la RAM L'adressage des cellules à l'intérieur des composants mémoire nécessite un certain nombre de broches pour l'interconnexion des composants au bus d'adressage et un nombre bien plus important de portes logiques pour la sélection des cellules. Le nombre de cellules adressables avec n lignes d'adresse est de 2n. Il faut par exemple 20 lignes d'adresses pour former 220 soit 1024*1024 adresses distinctes. L'organisation la plus simple est semblable à ce que nous avions déjà vu pour l'adressage des octets d'une ROM : Les lignes d'adresses sont connectées aux n entrées d'un décodeur qui sélectionne une seule des 2n lignes du composant mémoire. Les bits qui appartiennent à la ligne sélectionnée sont connectés au bus des données. Le composant représenté ci-dessus produit 8 bits de données. Dans la pratique les puces disposées sur les barrettes RAM fournissent en général 4, 8 ou 16 bits. Elles y sont en nombre suffisant pour donner autant de bits que nécessaire pour la largeur du bus des données (64 bits pour les barrettes DIMM). (8 puces de 8 bits, ou 16 puces de 4 bits). L'organisation des cellules adressables des RAM dynamiques (DRAM) ne peut cependant pas être aussi simple que ce que la figure ci-dessus pourrait nous laisser croire. Imaginez par exemple que cette puce comporte 1 Go. Le décodeur possèderait donc 30 lignes d'entrées pour l'adresse sur 30 bits (230 = 109) mais il devrait aussi comporter plus d'un milliard de portes logique pour un milliard de sorties ! A cette structure linéaire, on préfère une organisation matricielle des cellules mémoire avec une matrice aussi carrée que possible. Prenons un exemple plus simple, une RAM de 1Ko, les 10 lignes d'adresse de cet exemple (210=1024) pourraient être réparties comme suit : les 7 bits d'adresse les plus significatifs (A9 à A3) sont connectés à un décodeur qui n'a plus que 27 = 128 sorties (au lieu de 1024 ) tandis que les 3 bits les moins significatifs de l'adresses (A2, A1 et A0) commandent un multiplexeur qui sélectionne 8 signaux (1 octet) hors de 64 colonnes. Le nombre de portes logiques qui constituent le décodeur et le multiplexeur est considérablement réduit par rapport au schéma précédent mais le mode d'adressage de la RAM s'en trouve modifié. L'adressage se fait en deux dimensions : lignes et colonnes (rows and columns). L'adressage se fait aussi en deux temps 1° sélection d'une ligne, 2° sélection du numéro de colonne. Cette sélection en deux temps a pour principal objectif de réduire le nombre de contacts des puces mémoire. On divise le nombre de ligne d'adresse par deux en se servant de mêmes lignes pour véhiculer tantôt le numéro de ligne tantôt le numéro de colonne. La distinction numéro de ligne/ numéro de colonne (multiplexés sur les mêmes contacts) est rendue possible par l'ajout de signaux sur le bus de contrôle : RAS (Row address Strobe) et CAS (Column address Strobe) Les temps d'accès Les mémoires statiques (SRAM) ont des temps d'accès très courts adaptés aux fréquences des processeurs qui en font les candidates idéales pour les mémoires cache. Les mémoires dynamiques (DRAM) ont des temps d'accès supérieurs. Elles sont organisées en matrices et l'adressage qui y sélectionne successivement les lignes et les colonnes, nécessite un temps de latence qui vaut plusieurs cycles du processeur. La durée d'un cycle du processeur est égale à l'inverse de la fréquence d'horloge. Si par exemple le CPU tourne à 1 GHz (109 Hz) son cycle dure 1 / 109 s = 10-9 s = 1 ns (1 nano seconde) Pour gagner du temps, les barrettes mémoires sont organisées en bancs, généralement quatre, entre lesquels sont distribuées une à une les adresses successives. Ainsi s'il faut accéder à quatre données contiguës, l'accès à la première requière des périodes d'attente qui ne sont plus nécessaires pour les trois données suivantes puisque les quatre adressages ont pu se faire presque simultanément. On dit que les données sont traitées en mode rafale (burst mode). Une mémoire SDRAM cadencée à 133 MHz a besoin de 5 cycles de 7,5 ns pour obtenir le uploads/S4/ les-memoires.pdf