Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Note de cours chap 3 et 4 2

Notes de Cours Calculateurs Interfaçage Chapitre CNotes de Cours Calculateurs Interfaçage Chapitre Chapitre Le microprocesseur INTEL I Description physique du Le microprocesseur Intel est apparu en Ce fut le premier microprocesseur bits et le premier de la famille Intel x Pentium Il se présente sous la forme d ? un bo? tier DIP Dual In-line Package à broches alimenté par une alimentation V Il possède un bus multiplexé adresse donnée de bits organisé comme suit Le bus de donnée occupe bits ce qui permet d'échanger des mots de octets Le bus d'adresse occupe bits ce qui permet d'adresser Moctets Il est entièrement compatible avec le le jeu d'instruction est identique La seule di ?érence réside dans la taille du bus de données celui du fait seulement bits Les programmes tourneront donc un peu plus lentement sur ce dernier puisqu'il doit échanger les mots de bits en deux étapes Tous les registres sont de bits mais pour garder la compatibilité avec le certains registres sont découpés en deux et on peut accéder séparément à la partie haute et à la partie basse Fig Description du microprocesseur INTEL II Schéma fonctionnel du Le schéma fonctionnel du processeur est comme suit CNotes de Cours Calculateurs Interfaçage Chapitre Fig Schéma fonctionnel du INTEL III Description des signaux du CLK entrée du signal d ? horloge qui cadence le fonctionnement du microprocesseur Ce signal provient d ? un générateur d ? horloge le RESET entrée de remise à zéro du microprocesseur Lorsque cette entrée est mise à l ? état haut pendant au moins périodes d ? horloge le microprocesseur est réinitialisé il va exécuter l ? instruction se trouvant à l ? adresse FFFF H adresse de bootstrap Le signal de RESET est fourni par le générateur d ? horloge READY entrée de synchronisation avec la mémoire Ce signal provient également du générateur d ? horloge TEST entrée de mise en attente du microprocesseur d ? un événement extérieur MX MX entrée de choix du mode de fonctionnement du microprocesseur Mode minimum MX MX le fonctionne de manière autonome il génère lui-même le bus de commande RD WR Mode maximum MX MX ces signaux de commande sont produits par un contrôleur de bus le Dans ce mode on arrive à réaliser des systèmes multiprocesseurs CNotes de Cours Calculateurs Interfaçage Chapitre NMI et INTR entrées de demande d ? interruption INTR interruption normale NMI Non Maskable Interrupt interruption prioritaire INTA Interrupt Acknowledge indique que le microprocesseur accepte l ? interruption HOLD et HLDA signaux de demande d ? accord d ? accès direct à la mémoire DMA S à S signaux d ? état indiquant le type d ? opération en cours sur le bus A S à A S bits de poids fort du bus d ? adresses multiplexés avec bits d ? état AD à AD bits de poids faible du bus d ? adresses multiplexés avec bits de données Le bus A D est multiplexé multiplexage temporel d ? o? la nécessité