Corrige examen archi 2017 2018
Correction de l ? examen en Architecture des Ordinateurs A U - Exercice pts Schéma Registre d ? adresse Registre de données Registre d ? instructions Décodeur Séquenceur bloc logique de commandes Compteur Ordinal Accumulateur Registre d ? état Exercice pts Schéma Registre d ? adresse Registre de données Registre d ? instructions Décodeur Séquenceur bloc logique de commandes Compteur Ordinal Accumulateur Registre d ? état Quel est le CPI Cycles Par Instruction de ce microprocesseur CPI Nombre de cycles machine pour le cycle de recherche Nombre de cycle machine pour le cycle d ? exécution pt Quelle est la puissance de ce microprocesseur MIPS MIPS F CPI pt pt pt Quelle est la durée d ? un cycle machine période en nanosecondes Durée d ? un cycle machine F pt pt - s ns pt Est-ce que ce microprocesseur a une architecture CISC ou RISC Pourquoi C ? est une architecture CISC pt car le CPI pt Exercice pts Quelle est la taille du code opération D ? après l ? énoncé la taille du code opération bits pt Quelle est la taille du code opérande Taille code opérande Taille instruction ?xe ?? taille instruction pt ?? bits pt Quelle est la taille du jeu d ? instructions de ce microprocesseur Taille du jeu d ? instruction taille code opération pt pt Quel est le contenu du registre d ? adresse On est en phase de recherche de l ? instruction ?? le registre d ? adresse contient l ? adresse de l ? instruction pt C B pt Vers quelle unité commande ou traitement sera dirigée l ? information recherchée en mémoire centrale Vers l ? unité de commande pt Corrigé de l ? examen en Architecture des Ordinateurs A U - COn suppose maintenant que l ? instruction est en phase d ? exécution Quelle est la taille et le contenu du registre d ? instruction Le registre d ? instruction contient l ? instruction en cours d ? exécution ?? Taille registre d ? instruction Taille instruction pt bits pt Contenu instruction pt Quel est le contenu du compteur ordinal Le compteur ordinal contient l ? adresse de la prochaine instruction Comme l ? instruction en cours a une longueur de mots et que ce n ? est pas une opération de branchement pt explication Contenu CO instruction en cours C B C B pt O? est placée l ? opérande pour cette instruction En déduire le mode d ? adressage correspondant à cette instruction L ? opérande est placée dans le code opérande de cette instruction pt il s ? agit donc d ? un adressage immédiat pt Est-ce que ce microprocesseur a une architecture CISC ou RISC Pourquoi Ce microprocesseur a une architecture RISC pt car le format et la longueur de l ? instruction sont ?xes pt Exercice pts Quel est le nombre d ? étages de ce pipeline D ? après le schéma une instruction s ? exécute en étapes donc le
Documents similaires










-
37
-
0
-
0
Licence et utilisation
Gratuit pour un usage personnel Aucune attribution requise- Détails
- Publié le Jui 14, 2021
- Catégorie Industry / Industr...
- Langue French
- Taille du fichier 31.2kB